ASML: China ontwikkelt DUV-route naar 3nm GAA - Wat zijn de implicaties

Wil je alle artikelen kunnen lezen en elke podcast beluisteren? Neem dan een abonnement en krijg toegang tot alle artikelen en de database met duizenden berichten.

■ DigiTimes meldde donderdag exclusief dat het Institute of Microelectronics van de Chinese Academy of Sciences een vroege procesroute heeft ontwikkeld voor stacked nanosheet GAA-transistors met DUV-lithografie, zonder EUV als kerntechnologie. Dat is een relevante Chinese onderzoeksstap, maar geen bewijs dat China nu een commercieel 3nm-proces zonder EUV beheerst.
■ De aanduiding 3nm moet bijzonder voorzichtig worden gelezen. Een werkende GAA-transistor zegt nog niets definitiefs over transistor density van een volledige logic cell. Contact pitch, M0, andere MEOL-structuren en uiteindelijk de BEOL-interconnects kunnen de dichtheid beperken, ook wanneer de transistor zelf sterk wordt verbeterd.
■ De gerapporteerde Ion/Ioff-verhoudingen laten zien dat de experimentele devices functioneren, maar kwalificeren op zichzelf geen leading-edge node. Voor een werkelijk productieproces zijn onder meer subthreshold swing, DIBL, threshold-voltagevariatie, uniformiteit over de wafer, overlay, defect density, yield en throughput minstens zo belangrijk.
■ Voor ASML is de directe financiële impact klein. China kan nu al geen ASML-EUV kopen. Het strategische risico ontstaat pas wanneer China deze process route kan combineren met voldoende goede eigen immersion-DUV-systemen en daarmee acceptabele yield en economische schaal bereikt.
■ Voor Applied Materials kan een complexere DUV-route juist meer deposition-, etch-, cleaning- en materials-engineeringstappen per wafer vereisen. De belangrijkste bedreiging voor Applied is daarom niet noodzakelijk minder equipment-intensity, maar dat Chinese leveranciers een steeds groter gedeelte van die extra equipmentvraag zelf gaan bedienen.

Investment view en meer uitleg

Het exclusieve nieuws van DigiTimes verdient aandacht, maar de headline moet niet letterlijk worden vertaald naar de conclusie dat China nu een volwaardig 3nm-proces zonder EUV heeft.

Wat China heeft laten zien is technologisch interessanter dan een gewone laboratoriumoefening, omdat GAA de transistorarchitectuur is die ook door de mondiale leading-edge industrie wordt gebruikt voor volgende generaties logic. Maar een verbeterde transistorarchitectuur lost niet automatisch alle andere scalingproblemen op die bij een moderne node horen.

Daarom verandert onze fundamentele visie op ASML en Applied Materials voorlopig niet. Voor ASML wordt het bericht pas echt bedreigend wanneer China niet alleen een DUV-gebaseerde process flow ontwikkelt, maar ook de lithografieapparatuur zelf kan lokaliseren en vervolgens betrouwbare high-volume manufacturing bereikt. Voor Applied kan de ingewikkeldere route juist meer procesapparatuur vereisen, waarbij de vraag vooral is wie die apparatuur uiteindelijk levert.

De juiste beleggersreactie is daarom alertheid zonder de headline na te jagen.

Wat DigiTimes donderdag exclusief meldde

Volgens DigiTimes maakte Ye Tianchun, chief engineer van China’s National Major Special Project 02, de ontwikkeling bekend tijdens IC WORLD in Beijing. Het Institute of Microelectronics heeft een vroege integratieroute ontwikkeld voor stacked nanosheet-channel GAA CMOS waarbij DUV-lithografie wordt gebruikt.

Na procesoptimalisatie werden Ion/Ioff-verhoudingen van 9,7 × 10⁵ en 7,6 × 10⁵ gerapporteerd. Daarmee heeft het instituut aangetoond dat de experimentele transistorstructuren daadwerkelijk functioneren en dat GAA-deviceontwikkeling mogelijk is binnen deze DUV-gebaseerde onderzoeksroute.

DigiTimes kwalificeert het zelf nadrukkelijk als early-stage process integration. Er is nog geen bewijs geleverd van volledige process integration op commerciële wafers, competitieve yield of productie op grote schaal.

Juist dat laatste onderscheid is voor beleggers belangrijker dan het node-label in de headline.

Een GAA-transistor is nog geen 3nm-density